Ingénieur/ingénieure de recherche réseaux neuronaux (H/F)

💼 Offre d'emploi

Type de contrat

CDD - 12 Mois

Durée de travail

35H Travail en journée (35H Travail en journée)

Expérience

7 An(s)

Salaire

à partir de 2 117,88 € Nets

Permis demandé

Aucune information

📍 Entreprise

Compétences nécessaires

• Normes environnementales
• Analyser, exploiter, structurer des données
• Déterminer et développer les méthodes de recherche, de recueil et d'analyse de données
• Réaliser et vérifier des calculs de mathématiques généraux ou appliqués
• Relever, contrôler, ajuster des mesures et dosages

Description de l'offre

Nous recherchons notre futur/future ingénieur/ingénieure de recherche développement d'une méthode de déploiement de réseaux neuronaux sur des systèmes parallèles !

Les réseaux neuronaux à spike sont considérés comme la troisième génération de réseaux neuronaux et peuvent donc remplacer les réseaux conventionnels utilisés dans l'apprentissage automatique afin de réduire la consommation d'énergie de l'IA, en particulier dans les applications « Edge ». Mais pour tirer parti de cette technologie SNN, il est nécessaire de paralléliser efficacement leur exécution sur plusieurs processeurs neuromorphiques (basés sur les événements) en fonction du profil effectif d'activité en termes de spikes générées dans chaque couche du SNN. La littérature scientifique n'a pas abordé la question du déploiement efficace des SNN sur des architectures parallèles telles que Loihi 2, Spinnaker2 ou SPLEAT. SPLEAT est un processeur neuromorphique dédié aux applications d'IA EDGE à très faible consommation développé au LEAT. Les versions précédentes impliquaient un niveau de parallélisme relativement faible : un seul élément de calcul par couche du réseau. Cette approche était suffisante pour traiter de petits réseaux neuronaux en temps réel. Pour résoudre le problèmes de temps réel, nous prévoyons de développer une version parallèle de SPLEAT. Cela nécessitera la conception de cette nouvelle architecture, le développement du codeen VHDL et la validation de l'architecture en simulation à l'aide de ModelSim.

Rejoignez-nous au sein d'Université Côte d'Azur, reconnue depuis 2016 pour son excellence scientifique et pédagogique, pour créer ensemble le modèle de l'université du 21ème siècle responsable et innovante.

Vos missions :

Vous développerez une architecture permettant l'exécution de modèle d'IAde manière plus rapide en quantifiant l'accélération obtenue entre la version séquentielle et laversion parallèle. Le tout servira à fournir des résultats de performance pour l'utilisation de l'IA dans des applications de transport et de mobilité dans le cadre du projet SNA SciTy. La mission sera donc organisée en plusieurs périodes :
- Spécification des caractéristiques de la nouvelle version de l'architecture
- Conception de l'architecture matérielle
- Développement du code
- Validation fonctionnelle avec modelsim et vivado
- Intégration sur FPGA
- Validation opérationnelle sur FPGA sur un ensemble complet de tests
- Rédaction de la documentation de la nouvelle architecture neuromorphique

Ce poste est fait pour vous si :

Vous possédez les compétences suivantes :
Software research engineer, Embedded programming, Machine learning, FPGA, Embedded systems, Edge AI, Spiking neural networks


Rémunération et avantages sociaux :

Rémunération contractuels (hors variables) : A partir de 2 117,88 € Nets (avant PAS), selon profil
Congés : 45 jours de congés annuels
Prise en charge partielle des frais de transport domicile-travail
Prise en charge partielle des frais de mutuelle
Accès aux restaurants et cafétérias du CROUS avec tarif privilégié
Billetterie loisirs et sorties à tarifs préférentiels